di GIORGIO OBER (GIOBE2000)

l'angolo di Mr A.KEER

(parte quinta)

PROGETTARE con le PORTE LOGICHE

operatore universale ***NOR***

Con l'analisi del secondo operatore logico universale, noto come NOR, si conclude la presentazione delle *porte logiche*, cioè dei componenti resi disponibili sul mercato per realizzare le strutture principali dell'algebra di Boole.

Le porte logiche sono circuiti elettronici molto semplici ma geniali; inventate quasi cinquant'anni fa per realizzare concretamente le funzioni suggerite dalla teoria digitale di Boole, hanno subìto una normale evoluzione tecnologica mantenendo però sempre la stessa filosofia di *mattoncini* con cui edificare qualunque edificio; con questo articolo terminiamo la loro rassegna, in attesa di cimentarci (a partire dal prossimo) con i *componenti combinatori*, dei quali le porte sono parte integrante..

OPERATORE NOR (TTL): 74LS02, 74LS27, 74LS260 (74LS25, 74LS23)

Il nome di questo operatore (e delle porte ad esso associate, descritte dai *datasheet* come **NOR Gates**) deriva dalla sua natura di *OR negata*, **N**OT-**OR**, e mette in evidenza la funzione *somma logica negata* che è chiamato a realizzare.

La serie **TTL LS** prevede 3 componenti per l'operatore universale **NOR**: il **74LS02** contiene 4 porte a 2 ingressi (*Figura 1*), il **74LS27** ne contiene 3 a 3 ingressi (*Figura 2*) e il **74LS260** (*Figura 3*) ne contiene 2 a 5 ingressi, invece dei tradizionali 4; non esiste un componente di questa famiglia 8 ingressi.



Figura 1 - Quad 2-input NOR Gates 74LS02: Pin-out



Figura 2 - Triple 3-input NOR Gates 74LS27: Pin-out



Figura 3 - Dual 5-input NOR Gates 74LS260: Pin-out

Esiste la potenziale disponibilità di altri 2 componenti, dotati di 2 porte a 4 ingressi, il **7425** (*Figura 4*) e il **7423** (*Figura 5*), entrambi appartenenti alla serie TTL standard e caratterizzati dalla presenza di un quinto ingresso di controllo, detto *strobe*; una delle 2 porte del secondo è dotata anche di ulteriori 2 piedini che ne consentono l'espandibilità (per questo è definito *Expandable*).



Figura 4 - Dual 4-input NOR Gates with strobe 7425: Pin-out



Figura 5 - Dual 4-input NOR Gates expandable with strobe 7423: Pin-out

Per ciascuno dei 5 componenti la *Figura 6* (*schema funzionale*) mostra il *numero* e la *funzione* affidata dal costruttore a ciascun piedino; esso è simile allo *schema logico* (*Logic Diagram*) talvolta offerto in sua vece da alcuni *datasheet*.



Figura 6 - NOR Gates [TTL]: Schema funzionale

Lo *schema pratico* (*Figura 7*) raccoglie, per ogni componente, il simbolo delle singole porte, da utilizzare direttamente nel contesto di un progetto, evidenziando il nome dei *segnali logici* che entrano e di quelli che escono e il *numero* dei piedini ad essi riservati.



Figura 7 - NOR Gates [TTL]: Schema pratico

La presentazione degli ultimi 2 dispositivi è discutibile, data la loro probabile obsolescenza, ma si presta ad alcune interessanti considerazioni: si tratta di una buona occasione per mettere in evidenza l'azione svolta da un particolare segnale di controllo, detto ***strobe***, in grado di influenzare il funzionamento di altri segnali; il suo nome è solitamente associato ad un dispositivo usato per la produzione di lampi di luce (detta appunto *stroboscopica*) importante in determinate applicazioni scientifiche ed industriali, ma anche comunemente nota come *effetto speciale* in discoteca...

Questa premessa serve a sottolineare il vezzo, piuttosto frequente nel gergo tecnico, di attingere dal modo esterno parole che sembrano incongruenti nel loro ambito: una di queste è, appunto, *strobe* e, ovviamente, non ha nulla a che fare con le luci ma si deve intendere come *sincronismo*, in grado di segnalare ad un determinato dispositivo l'istante esatto (*fronte di discesa*) in cui intervenire, il tempo (*livello basso*) ad esso concesso per esercitare la sua influenza, e l'istante esatto (*fronte di salita*) in cui la sua azione sarà di nuovo interdetta.

Lo ***strobe*** appena descritto è *attivo basso* (quello solitamente più diffuso) ma può naturalmente essere usato anche nella logica opposta, proprio come fanno le porte **NOR** dei 7423 e 7425: la *Figura 8a* mostra l'azione del segnale **G**, attivo alto, che ha il compito di *lasciar passare* gli ingressi effettivi della **NOR** solo quando è a livello **1** (**G***A=1*A=**A**, ecc.), mentre se **G**=**0** l'uscita della **NOR** è a **1** per qualunque valore degli ingressi; praticamente la linea di controllo **G** *apre* o *chiude* le porte **AND**, chiamate a gestire gli ingressi della **NOR**, influenzandone il funzionamento. La *Figura 8b* traduce la descrizione in Tabella di Verità.



a)

7423 / 7425

INPUT					OUTPUT
A	B	C	D	G	Y
H	X	X	X	H	L
X	H	X	X	H	L
X	X	H	X	H	L
X	X	X	H	H	L
L	L	L	L	X	H
X	X	X	X	L	H

L livello logico **alto**
L livello logico **basso**
X livello logico **irrilevante**

b)

Figura 8 - NOR Gates 7425/7423: a) Dettaglio strobe **G**; b) Tabella di verità

Come abbiamo già visto descrivendo le porte **NAND**, l'azione *invertente* esercitata su ciascuna delle uscite è sintetizzata dal ***pallino*** posto su di esse, che per questo si devono intendere *attive basse*.

La *Figura 9* raccoglie il *simbolo logico standard* (stabilito dalle norme internazionali) di ciascuno dei componenti **NOR**; in essi la funzione del *pallino* d'uscita è ora assolta da un *triangolino*...



Figura 9 - NOR Gates [TTL]: Simbolo logico ANSI/IEEE Std. 91-1984

La *Figura 10* propone la *Tabella di Verità* (*Function Table*) delle porte contenute nei 3 principali integrati **TTL LS**.

74LS02

INPUT		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

74LS27

INPUT			OUTPUT
A	B	C	Y
H	X	X	L
X	H	X	L
X	X	H	L
L	L	L	H

74LS260

INPUT					OUTPUT
A	B	C	D	E	Y
H	X	X	X	X	L
X	H	X	X	X	L
X	X	H	X	X	L
X	X	X	H	X	L
X	X	X	X	H	L
L	L	L	L	L	H

L livello logico **alto**
L livello logico **basso**
X o livello logico **alto** o livello logico **basso**

Figura 10 - NOR Gates [TTL]: Tabella di verità

L'operatore **NOR** (come quello **NAND**) è detto *universale* per la sua capacità di *trasformarsi* in un qualunque altro operatore. La trasformazione di una **NOR** in **NOT** è immediata: basta unire tra loro i piedini delle porte di ognuno dei componenti trattati; la *Figura 11a* dimostra che, se in ingresso c'è **1** in uscita avremo $\overline{1+1} = \overline{1} = \mathbf{0}$ e se c'è **0** avremo invece $\overline{0+0} = \overline{0} = \mathbf{1}$.



Figura 11 - NOR Gates: Realizzare un INVERTER

La situazione, più volte evidenziata in passato, per la quale gli ingressi delle logiche **TTL**, se lasciati aperti, *sentono un* ***1*** (cioè si portano allo stato **H**) è, in questo caso, intollerabile: *lasciare scollegati* gli ingressi inutilizzati renderebbe inutilizzabile anche la porta **NOR** perchè la sua uscita sarebbe forzata a **0** indipendentemente dal valore della variabile posta sull'altro piedino, precludendone dunque il passaggio.



La *Figura 11b* ci aiuta a capire che, per *tenere aperta* la porta e per rendere ininfluenti alcuni suoi piedini, essi devono essere collegati a **0**; una tecnica perfetta anche per trasformare una **NOR** in **NOT**. Le *Figure 12a* e *12b* riassumono questo concetto rispettivamente per le logiche **AND** e per le logiche **OR**, anticipando il concetto di ***gating*** *dei segnali* (cioè il controllo del loro *passaggio attraverso la porta* stessa) che svilupperemo la prossima puntata.



Figura 12 - concetto di *gating* dei segnali

Anche la realizzazione di una **OR** con sole porte **NOR** è immediata, collegandone 2 in cascata con la seconda usata come inverter; la *Figura 13* propone 2 soluzioni possibili, logicamente equivalenti, giustificate dalla regola di Boole per la quale la *doppia negazione* equivale ad una *affermazione*.



Figura 13 - NOR Gates: Realizzare una OR

La costruzione di una **AND** con sole porte **NOR** è invece più complessa; come abbiamo visto la scorsa puntata per la **NAND** è necessario far riferimento al *teorema di De Morgan* (un'altra importante regola dell'algebra di Boole), anticipata in *Figura 14a*; la porta **AND** si ottiene utilizzando una **NOR** con ingressi negati (vedi *Figura 14b*).



Figura 14 - NOR Gates: Realizzare una AND

Per la realizzazione di una porta **NAND** con le **NOR** è ovviamente sufficiente aggiungere una ulteriore porta con piedini collegati tra loro (cioè con le funzioni di inverter).

Per ottenere un **OR ESCLUSIVO** sembra logico tentare anche con le **NOR** lo stesso metodo proposto la volta scorsa con le **NAND**, per vedere che succede..; la base di partenza è sempre l'equazione, $\overline{\mathbf{A}}\,\mathbf{B}+\mathbf{A}\,\overline{\mathbf{B}}$, definita per la **OREX** dalla teoria booleana, dalla quale si ricava il circuito di *Figura 15a*; sostituendo le porte **NOT**, **AND** e **OR** con le rispettive equivalenze **NOR** si ottiene il circuito di *Figura 15b*, certamente equivalente, come risulta dalla trattazione analitica di *Figura 15c*. Le cose sembrano peggiorare rispetto alla soluzione con le **NAND**: servono ben 6 **NOR** a 2 ingressi, 2 in più di quante disponibili del componente **74LS02**.



Figura 15 - NOR Gates: Realizzare una OR ESCLUSIVO

A questo punto vogliamo verificare che succede se sostituiamo con le **NOR** le porte del magico circuito che realizza un **OR ESCLUSIVO** con sole 4 **NAND** a 2 ingressi: sorprendentemente il circuito di *Figura 15d* è equivalente ad una porta **NOREX**! come dimostra la verifica algebrica di *Figura 15e*.



Figura 15 (segue) - NOR Gates: Realizzare una NOR ESCLUSIVO

Naturalmente la cosa sorprende solo *emotivamente*.. : in realtà nella logica digitale tutto è razionale e prevedibile, governato da principi non sindacabili, come quello *della dualità*, che sta alla base di questa conclusione.

Va detto che la struttura a 4 **NOR** equivale logicamente ad una delle porte contenute nel **74LS266**, descritto la terza puntata e di tipo *a collettore aperto*: è questa la ragione della presenza del *resistore di pull-up* da 10Kohm presente, nello schema, sulla sua uscita.

In chiusura possiamo ricordiamo che le **NOR** (come le **NAND**) non godono più della proprietà associativa per cui non possono essere *poste in cascata*; la *Figura 16a* conferma che 2 porte **NOR** a 2 ingressi *in cascata* **non** realizzano una **NOR** a 3 ingressi: la cosa si può fare solo al costo di una ulteriore porta, aggiungendo un inverter tra le 2 (*Figura 16b*).



Figura 16 - NOR Gates: a 3 ingressi in cascata

Le caratteristiche elettriche delle *porte* **NOR** trattate finora sono quelle della *famiglia logica* **TTL LS**, proposte in dettaglio la prima puntata; tra esse può essere importante ricordare la corrente massima *assorbita* in uscita a livello **0**, $\mathbf{I_{OL}}$=**8 mA**, e la tensione *tipica* in uscita a livello **1**, $\mathbf{V_{OH}}$=**3,5 V**. La potenza dissipata massima (con uscite a **0**) è mediamente pari a **30 mW** mentre il *ritardo di propagazione* massimo (*Propagation Delay Time*, con carico di **2k**ohm/**15**pF) è mediamente pari a **15 ns** per entrambe le transizioni ($\mathbf{t_{PLH}}$ e $\mathbf{t_{PHL}}$).

La *famiglia* **TTL standard** (a cui appartengono il **7423** e il **7425**) ha caratteristiche sostanzialmente identiche, con eccezione delle correnti massime a livello **0**, il doppio rispetto alla versione **LS**: $\mathbf{I_{OL}}$=**16 mA** (*assorbita* in uscita) e $\mathbf{I_{IL}}$=**1,6 mA** (*erogata* in ingresso); la potenza massima (con uscite a **0**) dissipata da queste *porte* **NOR** è pari a **95 mW**, mentre il *ritardo di propagazione* massimo (con carico di **400**ohm/**15**pF) è di **22 ns** per la transizione $\mathbf{t_{PLH}}$ e di **15 ns** per la transizione $\mathbf{t_{PHL}}$.

Sono disponibili anche 4 versioni in grado di assicurare correnti $\mathbf{I_{OL}}$ d'uscita massima di **24 mA**, tutte *pinout* compatibili con il **74LS02**: il **74LS28** (con uscite *bufferizzate*), il **74LS33** (con uscite *a collettore aperto*) e il **74LS128** (specificatamente pensato per pilotare linee da 50 ohm, *Line Driver*); il **74LS805** (un altro *Line Driver*) contiene invece 6 porte a 2 ingressi e richiede per questo un contenitore a 20 piedini.

OPERATORE NOR (CMOS): 4001, 4025, 4002, 4078, 4000

La serie **CMOS** riserva 5 componenti all'operatore universale **NOR**: il **4001** contiene 4 porte a 2 ingressi (*Figura 17*); il **4025** ne contiene 3 a 3 ingressi (*Figura 18*), il **4002** ne contiene 2 a 4 ingressi (*Figura 19*) e il **4078** ne contiene 1 a 8 ingressi (*Figura 20*), caratterizzato dalla presenza di una seconda uscita sulla quale rende disponibile anche la funzione **OR** a 8 ingressi; in aggiunta c'è anche il **4000**, la cui dotazione è decisamente originale (*Figura 21*): contiene 2 porte a 3 ingressi e un inverter!



Figura 17 - Quad 2-input NOR Gates 4001: Pin-out



Figura 18 - Triple 3-input NOR Gates 4025: Pin-out



Figura 19 - Dual 4-input NOR Gates 4002: Pin-out



Figura 20 - 8-input NOR Gates 4078: Pin-out



Figura 21 - Dual 3-input NOR + NOT Gates 4000: Pin-out

Gli *schemi funzionali* e *pratici* per questi 5 componenti sono mostrati rispettivamente in *Figura 22* e in *Figura 23*.





Figura 22 - NOR Gates [CMOS]: Schema funzionale



Figura 23 - NOR Gates [CMOS]: Schema pratico

Le caratteristiche elettriche dei 5 componenti sono quelle della *famiglia logica* **CMOS**, proposte in dettaglio la prima puntata; in sintesi: la tensione di alimentazione $\mathbf{V_{DD}}$ può variare da **3V** a **15V**; le uscite assicurano lo stesso valore sia per la corrente *assorbita* $\mathbf{I_{OL}}$ a livello **0** che per quella *erogata* $\mathbf{I_{OH}}$ a livello **1**, da **1mA** (con $\mathbf{V_{DD}}$=5V) fino a **8mA** (con $\mathbf{V_{DD}}$=15V); i livelli di tensione su ogni uscita sono tipicamente uguali alla $\mathbf{V_{DD}}$ per la $\mathbf{V_{OH}}$ (a livello alto) e alla $\mathbf{V_{SS}}$ (=0V) per la $\mathbf{V_{OL}}$ (a livello basso).

La *potenza dissipata* è trascurabile (qualche **µW**); la frequenza massima di lavoro è di **1 MHz**; il *ritardo di propagazione* massimo $\mathbf{t_{PLH}}$ e $\mathbf{t_{PHL}}$ (con carico di **200k**ohm/**50**pF) varia mediamente da **100 ns** a **35 ns**, al crescere del valore dell'alimentazione.